This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭57—177566

⑤Int. Cl.³H 01 L 29/80 21/76 識別記号

庁内整理番号 7925-5F 8122-5F ❸公開 昭和57年(1982)11月1日

発明の数 1 審査請求 未請求

本電気株式会社内

(全 6 頁)

顧 昭56-61996

②出 願 昭56(1981)4月24日

@発明者 年田弘樹

東京都港区芝五丁目33番1号日

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

男 雅 参

1.発明の名称

20特

ショットキー障壁ゲート環電界効果トランク スタ

2.特許請求の範囲

(1) 第1 導電量の半導体基本額易の上に、第2 導電量の積性層を有し、数第2 導電量荷性層と金 員との接触により形成されるショットキーをゲー トとするショットキー除動ゲート運電界効果トラ ンジスタにかいて、質面に約 0.5 Amm. む皮はそれ以 下の数化膜が形成された自全シリサイド層と下層 のシリコン液性層との接触でショットキー層種ゲート とす ゲート仮域を有し、前部液化膜の膜厚の範囲 内でゲート仮域を有し、前部液化膜の膜厚の範囲 内でゲート仮域をソース。ドレイン仮域より前隔をせ てなるショットキー降量ゲート運電界効果トランジスタ。 3.発明の幹線な影響

本発明は高集積化ドナぐれたショットキー障壁 ゲート派電界効果トランピスタに関するもので る。

一般に電界効果トランジスタは、ゲートの構造

により、(1)接合ゲート型(2)シェットキー障差ゲー ト型(3) 絶縁ゲート型の 8 種に大別される。電界効 果トランジスタの動作は、ゲート婚子に信号電圧 を印加することによりソースとアレイン背電艦間 に能れる多数キャリアによる電流の通路すなわち ャネルの抵抗を変化させることによるものであ る。電界効果トランジスタには高入力インピータ ンスであること、少数キャリアの書積効果がない のでスイッテング温度が遠いこと、などの優れた 停長がある。 そのため、増幅用のみならずその他 **論理素子としても、接合ゲート型をよび熱量ゲー** ト풽の電界効果トランジスタが多く用いられてい る。一般に、電界効果トランジスタを評価するパ ラメーターの一つとして相互コンタクタンス』。 が用いられている。との相互コンダクタンスはキ ャリアの多動度をA、キャリア装度をN、ソース とアレインとの間の服離をLとすると、』m≪AN/L で与えられる。相互コンメクタンスを大きくする には、出来るだけキャリアの移動度を大きくする こと、できるだけソースとドレインとの間の距離

を小さくすること、等々の工央が必要である。

現在、接合ゲート重電界効果トランジスタは拡 数工程などの複雑な工程を含むため技術的にソー スとアレインとの間の距離を小さくすることは国 誰である。一方絶象ゲート重電界効果トランジス メの場合はキャリア容額度が接合ゲート選に比較 して考しく劣るととが欠点である。 ショットキー 障壁ゲート運電界効果トランジスタは、工程が信 単でソースとアレインとの間の距離を小さくする ことが比較的容易であり、しかもキャリア多動反 は掛合ゲート重と同様ペルタの参加度が用いられ る等々の点で有利である。ショットキー障量ゲー ト孤電界効果トランジスまにはゲートペイプス電 圧が写せルトの眸ソースとヤレインとの間に電池 が流れる望乏妄動動作皿のものとゲートペイアス 世圧が写せルトの時間流が流れない増加姿態動作 巡のものとの2種観がある。空気姿態的作型はfin が大きく高層波増振用アペイスとして用いられて いるが、論理回路を構成するには入力やよび出力 のレベルがシフトするためメモリ論環波算録路用

14,15より構成されている。17は集子内分離領域に取けたチャネルストッパ領域であり、18は来子分離のための厚い酸化膜である。今チャネル層としての3層の不純物濃度を18、シリコンの比跡電率を16、実空の時電率を16、電子の電荷を1、シリコン結晶と金属との接触により形成されるシェットキー障壁の拡散電位差を9とすると、ゲートペイアス Ve が零のときのショットキー障礙の空乏層 16の個 4 は

$$d = \sqrt{\frac{2 s_0 s_{\varphi}}{q_N}}$$
 (1)

である。従って今日暦の厚さをもとすると、も> d のとき前述した空乏妄葉動作型となり、も≤ d のとき増加姿額動作型となる。

以下、メモリ及び論理集費回路のドライベー素子として有利な増加安整動作品のものを例にとり、その製造工程の評額について述べ、その全容を選解する一助とする。

増加安譲動作型ショットキー障壁ゲート電界効

第1 図にショットキー障壁ゲート電界効果トランジスタの基本構造の概略を示す。 p 型高抵抗シリコン結晶 1 1 の表面に形成した基板結晶と反対 導電型の n 層 1 2、ショットキーゲートを形成するゲート全異電極 1 3、ソース・ドレイン n + 層

果トランジスタの相互コンダクタンスgm は次式で与えられる。

$$g_{m} = \sqrt{2 \cdot \epsilon_{0} \cdot \epsilon_{0} \cdot q \cdot N} \cdot \mu \cdot (W/L) \left(\sqrt{\varphi - V_{T}} - \sqrt{\varphi - V_{G}}\right) (2)$$

$$V_{T} = \varphi - \left(Nd^{2} / 2 \cdot \epsilon_{0} \cdot \epsilon_{0}\right) (3)$$

 V_T は関値電圧を与える。 P はショットキー障礙を 形成する金属やシリコン結晶の不純物機関によっ て変るが上式から P は出来るだけ大きい方が有利 であることがわかる。 ここでさらに重要なことは (1)。(2)、 はある程度理想的状態での $Q_{\rm m}$ である。 実 際にはこれに直列抵抗による影響が大きく効いて くる。 第1 図に示すソース抵抗 R_0 及び P レイン抵 抗 R_0 が存在すると(1)式の $Q_{\rm m}$ は

$$g_m = \frac{g_m'}{1 + (R_a + R_d)g_m} \stackrel{\cdot}{\sim} \frac{g_m}{1 + R_a g_m} \quad (R_a > R_d$$
 炮
和個數)

上式から特に Ra を小さくすることが重要であることがわかる。

増加姿態動作型の場合は≃はであるため今♀=

0.8 5 eVとするとも ~ 0.2 Am となり、もの厚さを薄くしなければならないと云りきわめて本質的な事情により Ra 及び Bd の値はきわめて大きくなる。また従来のショットキー障礙ゲート電外効果トランジスタは、製造工程上でも上配直列抵抗が大きい値となり理想的 fm の値から租途いものとなっていた。即ちこの様子を第2回に示す一連工程によって説明する。

第2図(4) は比抵抗数 + Ω cm の p 型シリコン基板 2 1 を用いて通常の a チャネル 1408 型集機回路と同一の工程で選択酸化によってチャネルストッパとして p + 層 2 3 かよび厚いフィルド酸化酸 2 4 を形成した後に 5 0 0 2 以下の存い酸化 2 4 を形成する。その後第2図(4) に示すように写真値 増設によってソース・ドレイン 領域となる部分を開孔し、レジスト等で形成した層 2 5 をマスクとして例えばイオン注入法等々の添加方法によって 10¹⁵~10¹⁴ cm⁻² の不純物を注入し a + 層 2 6 を形成する。このと a このソース・ドレインの関にゲート電板を挿入しなければならないため、このソース

ドレイン間隔は目合せの最悪の場合を考え6m以上の余裕をもたせる必要がある。このために前述した直列抵抗が大きくなって従来のプロセスの大きな欠点となっていたのである。

次に第2図(4)に示すようにマスク層25を除去 した後、全面にリン」に素」アンチモン等のⅡ型 不純物を例えばイオン注入法等によって注入し、 活性層としての1層27を形成する。つづいて第 2因40にみるように、ショットキー障量を形成す るゲート仮域あるいはソース・ドレインのオーミ ,夕接合を形成する領域の薄い酸化膜24を、レ ジスト等で形成したマスク層 2 8 を用いて写真値 対法によって開孔絵去する。次いで第2図(6)に示 **すよりに金属あるいは金属荘化物29を付着させ** る。レジスト上の不要金属層は所謂リフトオフ法 によってレジストと共に除去する。ゲート電極領 域とソース・アレインのオーミック電極領域に全 属膜が残留形成される。 郷2図(1)で示すよりにこ の他の工程として全面に絶縁膜201を形成し、 コンタクトホール202を形成した後に上部配線

層203を形成し一連の工程が終了する。

上記した一連の従来工程の問題として第2回(b) に示したようにソース・ドレイン a^+ 個域形成後にソースとドレインの間にゲート電極側域を挿入といっため目合せ余裕をみることを考えるとソースと 地方 たいれい 間隔を十分にとる必要がある。また地加 要 かった が ではならないため 層の厚さから 飼限をうけ、不純物の注入により形成される ソース。 かり はん ではながった 側域に近ずけるには 見がない ない ではない では、 g_m を大中に 彼少させると がって 所定の g_m を そ 本のに 彼少させる。 従って 所定の g_m を そ る ためには ティネル なる。 従って 所定の g_m を そ る ために は ティネル なる。 従って 所定 の g_m を そ る ために は ティネル なる。 従って 所定 の g_m を そ な の 面 後 が 増大 する 原因と な り、 集 役 回路 を 飲 計 するに 飲し 非常に 不利となる。

本発明は上配直列抵抗を大巾に被少させることによってトランジスタの特性を向上させ低電力、 高密度集積回路に適したショットヤー障壁ゲート 電界効果トランジスタを提供するものである。

以下本発明の典型的な実施の一例について図面を用いながら詳細に説明する。第3図は本発明トランジスタの製造工程の一例を示すものである。すなわち、第3図(4)は比抵抗数+Ω cm の p 型シリコン基板31を用いて従来の n チャネル MOS 型集機回路と同一工程で過択酸化法によって、チャネルストッペとしての p + 層33 および厚いフィルド酸化膜32を形成した後に薄い酸化膜34を形成した状態を示す。この像化膜34の全面にフェト

レジスタを塗布し、第3回4)に示すように薄い酸化膜34の形成質域中にあってショットキーゲート領域となすべき部分を覆りようにレジストペターン35を形成する。このレジストをマスクとして全面に As のイオン注入を Vース量 10¹⁵~10¹⁶ cm⁻² 高濃度に行う。

前記レジストを除去した後、解3回(e) に示すように全面に活性層37を形成するために5×10¹² cm⁻² 程度のドース量で Aa イオンを注入する。注入イオンの活性化をはかるため900~1000℃のN2 ガス中で熱処理を行った後、表面の存い酸化酸を除去する。つび、高高型が大きのがある。のは高高型が大きのがある。ひきつびき CVD 法あるいは蒸増法によって前記 いい ひっと ので はあるいは 高光によって前記 いい かっと ので はあるいな 高名 医(e) に示すように 写真 飲 対 法 3 0 1 によって かート 領域及びソース・ドレイン 関係に シリコン 強化膜で表面が被覆されたシリコン 層を 残けように不要部分のシリコン 層を 解放 放去する。

白金シリサイド層 3 0 4 とその下層のシリコン a 型活性層 3 7 との接触面にショットキー障礙が形成され、ソース及びドレイン領域では白金シリサイドと a + シリコンによる良好なオーミック接触が形成される。この後の工程は通常の 1408 凝集機団路の製造方法に単拠してもしたる不都合は生 コンタクトホール 3 0 6 の開孔を進め、アルミニウをいはモリアデン等による上部配離 3 0 7 を設けて東子間配線を完成する。この状態を示したのが# 3 図(i)である。

本発明は以上のように、ゲート領域に、酸化膜302で何面が覆われた白金シリサイド層304を設け、ソース・ドレイン領域に注入されたイオンによって形成される n⁺ 領域36を酸化膜302の膜厚の範囲内で静隔させるもので、通の膜厚0.5 Ana 又はそれ以下の距離でゲートと、ソース又はドレインとを離隔させることができる。酸化膜302の膜厚を0.5 Ana とすると、空乏層は約0.2

次に第3回(4)に示すように酸化雰囲気にさらすこ とによって放配装貨シリコン層38の側面のみが 歳化し、酸化額2000~5000 兆の厚さの酸化額 302が形成される。との微化膜302の膜厚は 条件設足により自由にコントロールできる。さら K 金面に 1 0¹⁵ ~ 1 0¹⁴ cm⁻² の P ー ス量の Ap イ オンを注入し、無処理することによって注入イオ ンの活性化をはかる。前記側面酸化膜302の形 成及びその後のイオン在入工程でのコントロール が本発明の最も重要を工程でとの工程によってソ ース・ゲート間、及びドレイン・ゲート間距離を 約0.5 畑 またはそれ以下のせまい間隔に短縮する ことが可能となる。第3図のに示すようにシリコ ン層上のシリコン量化膜39を除去した後に全面 化スペッタリングあるいは高真空中蒸煮法によっ て白金質303を付着させる。第3図回に示すよ **りに水素あるいは窒素中雰囲気で熱処理を行りと** 残留させておいたゲート、ソース、及びドレイン 領域上のシリコン層38は全部白金シリサイド層 304に変換される。すなわちゲート質域では、

Am 程度ドレイン側に片寄り、ゲート領域と、ドレイン領域との距離は約0.3 Am となる。したがって、実質上、0.5 Am 以下の範囲内で、ゲート領域と、ドレイン領域とが隔離されることとなって直流抵抗を大巾に減少させることができる。もっともより小さいドレイン電圧で動作させるものにおいては、酸化膜302の膜厚を0.5 Am 以下とすることも可能である。

したがって、本発明によれば、半導体装置を小型化し、低電力高密度の集積回路を実現することができる。

第4因は本発明によって得られたショットキー障壁ゲート電界効果トランジスタの gm ① や性を従来の方法で得られたものの gm ② と比較して示したものである。この図からもあきらかなようにソース・ゲート関距離を超縮する本発明のものは gm の大きな値が得られ従来に比較して大巾な改良がなされていることがわかる。この gm の増大はトランジスタの面積縮小につながり今後の高集積化のためにきわめて有利であることは云うまでもな

v.


4. 図面の簡単な説明

第1回はショットキー障量ゲート電界効果トラ ンジスタの基本構造を示す概略図、

第2回は従来のショットキー障量ゲート電界効果トランジスタの製造方法の一例を示す工程図、 第3回は本発明の製造方法の典型的一例を示し ま工程刷。

第4回は相互コンダクタンス gm のゲート印加電 圧依存性を示す特性図である。

31…p⁻ 製基板、32…素子分離のための絶録 膜、33…チャネルストッパとしてのp⁺ 層、34 …薄い酸化膜、35…レジストマスタ、36…ソ ース・ドレイン a⁺ 領域、87… a 超活性層、38 …シリコン膜層、39…シリコン塩化膜層、 302…ゲート電極の側面酸化膜、308…金属 線、304…白金シリサイド層、305…層間絶 経験層、306…コンタクトホール、307…上 部配銀層。



第3図

